

Arquitetura de Computadores

PVP 10 – Capítulo 6 Interligação de Registos e Memórias

José Coelho,
Gracinda Carvalho 2023




Interligação de Registos e Memórias de José Coelho e Gracinda Carvalho é disponibilizado sob a Licença *Creative Commons-Atribuição - NãoComercial-Compartilhaqual 4.0 Internacional*

Índice

1. Métodos de Interligação de Registos
 1. Multiplexadores
 2. Barramento Único
 3. Banco de Registos
2. Memórias



Interligação com Multiplexadores

- Flexibilidade:
 - Cada registo pode ser movido para qualquer outro
- Controlo:
 - Sel – registo a carregar, por cada registo
 - Ld – sinal para carregar, por cada registo




Interligação com Barramento único

- Flexibilidade:
 - Um só registo pode ser movido para qualquer outro
- Controlo:
 - Sel – registo a carregar
 - Ld – sinal para carregar, por cada registo
- Ligação com OE



Banco de Registos



- **Necessário:**
 - Portos de saída/entrada
 - Selecionar registo para cada porto
- **Mínimo:**
 - Dois portos de saída
 - Um porto de entrada
- **Testes**



Memórias




- RAM (random access memory)

- Banco de registos de elevado volume
- Um só porto de entrada/saída
- Sel – barramento de endereços
- R/W – read/escrita se 1, write/gravação se 0



- ROM (read only memory)

- Testes



Recursos utilizados

- Microsoft Power Point
- Clipchamp, voz de síntese Fernanda
- Vimeo
- G. Arroz, J. Monteiro, A. Oliveira (2020). Arquitectura de Computadores: dos Sistemas Digitais aos Microprocessadores (5ª edição). IST Press